این هنوز یک پیشنهاد بسیار چالش برانگیز است. جیم مک گرگور، تحلیلگر قدیمی صنعت تراشه و بنیانگذار Tirias Research، با اشاره به جریان مداوم تراشه ها در مراحل مختلف تولید، می گوید: «بسته بندی به این سادگی نیست که بگوییم «من می خواهم 100000 ویفر در ماه تولید کنم.» واقعاً به این بستگی دارد که آیا اینتل [packaging] fabs می تواند معامله کند. اگر ببینیم که آنها این عملیات را بیشتر گسترش می دهند، این نشان دهنده این است که آنها انجام داده اند.”
ماه گذشته، انور ابراهیم، نخست وزیر مالزی، در یک پست فیس بوک فاش کرد که اینتل در حال توسعه تاسیسات تولید تراشه خود در مالزی است که اولین بار در دهه 1970 تاسیس شد. ابراهیم گفت که ناگا چاندراسکاران، رئیس ریخته‌گری اینتل، «برنامه‌هایی را برای آغاز مرحله اول» توسعه، که شامل بسته‌بندی پیشرفته است، ترسیم کرده است.
در نسخه ترجمه شده پست ابراهیم آمده است: “من از تصمیم اینتل برای شروع کار بر روی این مجموعه در اواخر امسال استقبال می کنم.” جان هیپشر، سخنگوی اینتل تایید کرد که در حال ساخت مونتاژ تراشه و ظرفیت آزمایشی اضافی در پنانگ است، “در پشت سر تقاضای جهانی رو به رشد برای راه حل های بسته بندی اینتل ریخته گری”.
فروشگاه پکیج
طبق گفته Chandrasekaran، که در سال 2025 عملیات ریخته گری اینتل را بر عهده گرفت و در حین گزارش این داستان به طور انحصاری با WIRED صحبت کرد، خود اصطلاح “بسته بندی پیشرفته” یک دهه پیش وجود نداشت.
تراشه ها همیشه نیاز به ادغام ترانزیستورها و خازن هایی داشته اند که انرژی را کنترل و ذخیره می کنند. برای مدت طولانی، صنعت نیمه هادی بر کوچک سازی یا کوچک کردن اندازه اجزای تراشه متمرکز بود. از آنجایی که در دهه 2010 جهان شروع به تقاضای بیشتر از رایانه‌های خود کرد، تراشه‌ها با واحدهای پردازشی، حافظه با پهنای باند بالا و همه اتصالات لازم تراکم‌تر شدند. در نهایت، سازندگان تراشه شروع به اتخاذ رویکرد سیستم در بسته یا بسته روی بسته کردند، که در آن چندین مؤلفه روی هم قرار می‌گرفتند تا قدرت و حافظه بیشتری را از سطح یکسان فشرده کنند. انباشته شدن دوبعدی جای خود را به انباشته شدن سه بعدی داده است.
TSMC، تولید کننده پیشرو نیمه هادی در جهان، شروع به ارائه فناوری های بسته بندی مانند CoWoS (تراشه روی ویفر-روی بستر) و بعداً SoIC (سیستم روی تراشه یکپارچه) به مشتریان کرد. اساسا، ایده این بود که TSMC نه تنها قسمت جلویی تولید تراشه – بخش ویفر – بلکه قسمت پشتی را نیز مدیریت کند، جایی که تمام فناوری تراشه با هم بسته‌بندی می‌شود.
در این مرحله، اینتل رهبری خود را در تولید تراشه به TSMC واگذار کرد، اما به سرمایه گذاری در بسته بندی ادامه داد. در سال 2017، فرآیندی به نام EMIB یا Embedded Multiple Die Interconnect Bridge را معرفی کرد که منحصر به فرد بود زیرا اتصالات یا پل های واقعی را بین اجزای بسته تراشه کوچک می کرد. در سال 2019، او Foveros را معرفی کرد، یک فرآیند ماتریس انباشته پیشرفته. پیشرفت بعدی بسته بندی این شرکت یک جهش بزرگتر بود: EMIB-T.
EMIB-T که در ماه می گذشته اعلام شد، وعده بهبود بهره وری انرژی و یکپارچگی سیگنال بین تمام اجزای تراشه را می دهد. یکی از کارمندان سابق اینتل با آگاهی مستقیم از تلاش‌های بسته‌بندی شرکت به WIRED می‌گوید که EMIB و EMIB-T اینتل به گونه‌ای طراحی شده‌اند که روشی «جراحی‌تر» برای بسته‌بندی تراشه‌ها نسبت به رویکرد TSMC باشد. مانند بسیاری از به‌روزرسانی‌های تراشه، این باید در مصرف انرژی کارآمدتر باشد، در فضا صرفه‌جویی کند و در حالت ایده‌آل، در درازمدت باعث صرفه‌جویی در هزینه مشتریان شود. این شرکت می گوید EMIB-T در سال جاری تولید خواهد شد.
